Обязанности:разработка IP-блоков цифровой обработки сигналов; интеграция разработанных блоков в проект; отладка и сопровождение проектов; документирование результатов работы;
Требования: высшее техническое образование, опыт работы от 3 лет; знание Verilog/System Verilog; опыт работы с FPGA Xilinx 7-ой серии и/или Ultrascale; опыт разработки и отладки проектов FPGAв среде Xilinx Vivado; опыт реализации блоков цифровой обработки сигнала (например DDC/DUC, DDS, IIR, FIR, CIC, FFT, IFFT); опыт работы с интерфейсами AXI, DDR4, PCI Express, JESD204B, трансиверами Xilinx (GTP, GTX, GTH); опыт работы с симуляторами Mentor Modelsim/Questasim; опыт оформления технической документации; владение английским языком на уровне чтения технической документации;

вакансия с trudvsem.ru