сбор, обработка, анализ и систематизация научно-технической информации по выполняемому заданию; схемотехническое проектирование составных блоков микросхем; разработка средств автоматизации проектирования и верификации; разработка RTL-описаний цифровых устройств на языке Verilog; проведение синтеза, анализ результатов синтеза. Требуемый опыт работы: 1 3 года Полная занятость, полный день высшее техническое образование, знание основ цифровой и (или) аналоговой схемотехники, знание Verilog/System Verilog; знание Python; желателен опыт работы в Linux. Желательно: знание архитектуры ПЛИС, опыт создания проектов для ПЛИС ф.Altera в Quartus II, знание маршрута проектирования топологии заказных ИМС (включая, владение схемотехническими и топологическими редакторами, средствами верификации, инструментами для аналогового и цифрового моделирования и т. д.), понимание процедуры тестирования на этапе разработки и проведения испытаний, владение инструментами автоматизации и групповой разработки (shell scripting, системы контроля версий и т.п.).
6 августа 2024, 15:59